

南京邮电大学 2016 /2017 学年 第二学期

《数字电路与逻辑设计 A》期末试卷 (答案/评分标准)

院(系) _____ 班级 _____ 学号 _____ 姓名 _____

题号	一	二	三	四	五	六	七	八	总分
得分									


得分

一、填空和选择题 (每空 1 分, 共计 25 分)


1. 当逻辑函数有 n 个变量时, 共有 D 个变量取值组合?
 A、 n B、 $2n$ C、 n^2 D、 2^n
2. $(0111\ 1000)_{8421BCD} = (\underline{1001110})_2 = (\underline{0100\ 1100})_{\text{格雷码}}$
3. 逻辑函数 $F = A \oplus (A \oplus B) = \underline{A}$ 。
 A、 B B、 A C、 $A \oplus B$ D、 $\overline{A \oplus B}$
4. 建立 ASM 图时, 必须用 D 分开不能在同一个时钟周期内完成的寄存器操作。
 A、传输框 B、判断框 C、条件框 D、状态框
5. 当二输入与非门输入为 A 变化时, 输出可能有竞争冒险。
 A、 $01 \rightarrow 10$ B、 $00 \rightarrow 10$ C、 $10 \rightarrow 11$ D、 $11 \rightarrow 01$
6. 已知函数 $F = (\overline{A \oplus D})\overline{B} + C$, 则其反函数 $\overline{F} = \underline{(A \odot D) + \overline{BC}}$ 。
7. 若某 ADC 取量化单位 $\Delta = V_{REF}/8$, 并规定当: 输入电压 u_1 在 $0 \leq u_1 < V_{REF}/8$ 时, 认为输入的模拟电压为 $0V$, 输出的二进制编码为 000 , 则 $5V_{REF}/8 \leq u_1 < 6V_{REF}/8$ 时, 输出的二进制编码为 B 。
 A、 100 B、 101 C、 110 D、 111
8. 某移位寄存器的时钟脉冲频率为 $100KHz$, 欲将存放在该寄存器中的数左移 8 位, 完成该操作需要 B 时间。
 A、 $10\mu s$ B、 $80\mu s$ C、 $100\mu s$ D、 $800ms$
9. 将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称 A 。
 A、采样 B、量化 C、保持 D、编码
10. 要构成容量为 $4K \times 8$ 的 RAM, 需要 D 片容量为 256×4 的 RAM。
 A、 2 B、 4 C、 8 D、 32
11. 随机存取存储器 RAM 中的内容, 当电源断掉后又接通, 存储器中的内容 C 。
 A、全部改变 B、全部为 1 C、不确定 D、保持不变

自觉遵守考场规则, 诚信考试, 绝不作弊


12. 三级触发器构成的环型和扭环型计数器的计数模值依次为 D。
 A、8 和 8 B、6 和 3 C、6 和 8 D、3 和 6
13. 将 D 触发器改造成 T 触发器，题图所示电路中的虚线框内应是 D。
 A、或非门 B、与非门 C、异或门 D、同或门
14. 分析题图所示电路的状态转换图，可知它是 8421BCD 编码的 5 进制计数器。



题 13 图




题 14 图




题 15 图

15. 题图所示电路是 A。
 A、CMOS 或非门 B、CMOS 与非门 C、NMOS 与非门 D、NMOS 或非门
16. 一位 8421BCD 码计数器至少需要 B 个触发器。
 A、3 B、4 C、5 D、10
17. 题图所示数据选择器可实现逻辑函数 $L(A,B,C) = \sum m(\underline{3, 5, 6, 7})$ 。



题 17 图



题 18 图

18. 两输入变量 A, B 的逻辑门，根据题图所示输出波形 F，应该属于 C。
 A、与非门 B、或非门 C、同或门 D、与门。
19. m 序列码是指序列长度 $M = \underline{B}$ (n 为触发器级数) 的序列信号，也称最长线性序列信号。
 A、 2^n B、 $2^n - 1$ C、 $2^n + 1$ D、 $2n$
20. 用 PLA 设计时序逻辑电路时，还需备有 D。
 A、晶体管 B、逻辑门 C、与非门 D、触发器
21. 已知 74LS138 译码器的输入三个使能端 $E_1=1$, $\bar{E}_{2A}=\bar{E}_{2B}=0$ 时，地址码 $A_2A_1A_0 = 011$ ，则输出 $Y_7 \sim Y_0$ 是 C。
 A、11111101 B、10111111 C、11110111 D、11111111
22. 一个 8 位 D/A 转换器，当输入为 10000001 时输出电压为 5 伏，则输入为 01010000 时，输出电压为 3.125 伏。
23. 在 ASM 图中，状态框内的寄存器用来指明 C 应该完成的操作。
 A、寄存器 B、控制器 C、数据处理器

得分

二、简答题(仅要求写出结论。每小题 4 分, 共计 16 分)

(1) 公式法逻辑化简。求下面表达式的最简“与或”表达式:

$$F = (A \oplus B)C + ABC + \overline{A}BC$$

(2) 卡诺图逻辑化简。求下面表达式的最简“与或”表达式:


$$F = \sum m(0,2,3,6,9,10,15) + \sum \phi(7,8,11)$$

(3) 逻辑电路结构。试分析题图所示逻辑电路, 写出电路的逻辑表达式。

(4) 状态化简。原始状态转移表如题表所示, 画出其**最简状态转移图**。

CD	00	01	11	10
AB	00	1	1	1
	01		ϕ	1
	11		1	
	10	ϕ	1	1

题 (2) 图



题 (3) 图

S(t)	N(t)/Z(t)	
	X=0	X=1
A	A/0	B/0
B	C/0	A/1
C	B/0	D/1
D	D/0	C/0


题 (4) 表

解: (1) $F = C$

(2) $F = A\overline{B} + \overline{A}C + \overline{B}\overline{D} + CD$

(3) 逻辑表达式: $P = \begin{cases} \text{高阻态, 当 } B=0 \text{ 时;} \\ A, & \text{当 } B=1 \text{ 时;} \end{cases}$

(4) 最简状态转移图: (未画出状态转移图, 但写出状态转移表, 则-1分)



得分

三、(计 8 分) 设计一个组合电路, 其输入 X 及输出 Y 均为三位二进制数。要求: 当 $0 \leq X < 3$ 时, $Y = X$; 当 $4 \leq X < 6$ 时, $Y = X + 1$, 且 $X \geq 6$ 。

要求: 完成真值表, 并得到最简与非逻辑 (不要求画出电路)。

解: 设 X 为 $x_2x_1x_0$, Y 为 $y_2y_1y_0$,

得真值表 (计 5 分)。

化简后得到 $y_2y_1y_0$ 分别为: (各 1 分, 共计 3 分)

$$y_2 = x_2$$

$$y_1 = x_1 + x_2x_0 = \overline{x_1} \cdot x_2x_0$$



$$y_0 = \overline{x_2}x_0 + x_2\overline{x_0} = \overline{x_2}x_0 \cdot x_2\overline{x_0}$$

x_2	x_1	x_0	y_2	y_1	y_0
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	1
1	0	0	1	0	1
1	0	1	1	1	0
1	1	0	1	1	1
1	1	1	ϕ	ϕ	ϕ

得分

四、(15分) 若 $F=(A\oplus B)\cdot\overline{C}+\overline{A\oplus B}\cdot C$ ，用如下方法实现该函数：

- (1) 用3线-8线译码器74138和与非门；(计5分)
- (2) 用ROM阵列，并正确标出与阵列和或阵列图；(计5分)
- (3) 用八选一数据选择器74151。(计5分)



ROM编程结构

解： $F=\overline{A}\overline{B}C+\overline{A}B\overline{C}+A\overline{B}\overline{C}+ABC$

(1) 取 $ABC=A_2A_1A_0$ (或 $CBA=A_2A_1A_0$)，

$$F(A,B,C)=F(C,B,A)=\sum m(1,2,4,7)$$

$$=\overline{m_1}\cdot\overline{m_2}\cdot\overline{m_4}\cdot\overline{m_7}=\overline{Y_1}\cdot\overline{Y_2}\cdot\overline{Y_4}\cdot\overline{Y_7}$$


(2) ROM与阵列固定、或阵列可编程。

(m_7-m_0 时，输出编程阵列应与之对应)

(3) $Y(A,B,C)=Y(C,B,A)=m_7+m_4+m_2+m_1$


取 $ABC=A_2A_1A_0$ (或 $CBA=A_2A_1A_0$)，

则有 $D_7=D_4=D_2=D_1=1$ ， $D_6=D_5=D_3=D_0=0$



得分

五、(计8分) 试绘出题图所示电路中 Q_0 、 Q_1 端和 Z 端的波形。假设 Q_0 、 Q_1 的初始状态均为 0。




(Q_0, Q_1, Z 波形分别为 3 分, 3 分, 2 分, 若 CLR 时序错, 则 -8 分。)

得分

(计 8 分) 两片 74161 芯片组成的计数器电路如题图所示。


- (1) 两片 74161 分别接成了多少进制计数器？
- (2) 若增加虚线部分电路，电路分频比 $f_Y:f_{CP}$ 为多少？



- 解：(1) 同步置 0。M1=10，M2=3；(各 3 分，共计 6 分)
 (2) 异步清 0。M=24 计数器，即 $f_Y:f_{CP}=1:24$ 。(计 2 分)

得分

七、(计 10 分) 试完成题图所示的 74194 输出端的编码表，并写出数据选择器 74151 输出端 F 处的序列信号。



- 解： $M_1 = \overline{Q_1} \overline{Q_2} Q_3$ ， $D_{SR} = Q_3 \oplus Q_2$ 。状态编码表为：(Q_0 - Q_3 计 4 分， M_1, D_{SR}, F 分别计 1 分，共计 9 分；若按左移设计，则-5 分)
 F 处的序列为： 0110010011。(计 1 分)

得分

八、(计 10 分) 某数字系统的 ASM 图如题图所示。用每态一触发器的方法设计控制器 (不需画电路图)。

要求:

- (1) 在 ASM 图上标注出每个状态的编码。
- (2) 选用 DFF 实现系统时, 各触发器的激励方程和 4 个变量的表达式。

解: (1) 编码如图示 (或 0001, 0010, 0100, 1000, 4 个都对计 2 分, 错一个扣 1 分, 扣完为止)

(2) (各表达式分别计 1 分, 共计 8 分)

激励方程:

$$D_0 = T_0 \bar{V}_0 + T_3$$

$$D_1 = T_0 V_0 + T_2 \bar{V}_2$$

$$D_2 = T_1 \bar{V}_1 + T_1 V_1 = T_1$$

$$D_3 = T_2 V_2$$


输出方程:

$$INI = T_0$$

$$ADD = T_1 V_1$$

$$SHIFT = T_2$$

$$ASSIGN = T_3$$



【附录】

